DC/DC - Buck-Boost型升降压变换器设计

在阅读本节之前,请先阅读导入部分
本教程中的所有例子都可以使用LTspice®进行仿真,如果你不熟悉LTspice,可以阅读我的LTspice教程 (尚无翻译)

简介
Buck-Boost电源可以将或高或低的电压转换为一个固定的值
常见的Buck-Boost结构有SEPIC变换器(单端初级绕组电感变换器,Single Ended Primary Inductance Converter)和4管式变换器两种,他们各有优缺点。在本页我们讨论的是SEPIC变换器,4管式变换器的介绍在这里:

4 Switch Buck-Boost Architecture
(译注:尚未完成,疑似坑了)

SEPIC变换器

SEPIC变换器是最常见,也是使用最广泛的Buck-Boost变换器,它的结构如图1所示

fig1

图 1

LTspice仿真文件可以在这里下载:SEPIC Converter
该结构和boost型变换器非常相似,但注意到boost变换器有一条直流电流从电感到输出端直接流过的路径,它使用了一个整流二极管将电流导入输出电容中,因此输出电容的电压永远不会低于输入电压。但是SEPIC变换器中,如图1所示电容C5串联在通路中,阻断了直流通路。因此SEPIC变换器于初始状态的输出电压为0V。
SEPIC变换器有一个附加的优点,它可以作为低噪声的buck变换器使用。传统的buck变换器的输入电流有非常大的波动,会在输入端产生干扰,影响连接到输入端的电路。SEPIC变换器中的输入电感L1会起到减缓输入电流起伏的功能,因此其噪声更低。

为了分析图1,我们假设输入电压固定在10V,输出电压固定在5V。当MOS管Q1导通,电感的右端变为0V(R7很小,可以忽略),此时L
两端的电压是可以确定的,根据公式:

\(\frac{V}{L}=\frac{di}{dt}\)

当电感两侧的电压确定时,电流的变化率也可以确定。
MOS管关断后,电感会试图维持原有电流。它会像一个电池一样在两端产生电压,电流流入这个“电池”的正极,从负极流出。
在图1所示电路中,如果保持原有的电流大小,电感右侧的电压会高于左侧,也就是输入电压。这个电流会为电容C5充电。

为了简化计算,我们引用一些常识性的结论来进行分析。在一段较长的时间内,电感两侧的电压差的平均值是0V。因此Q1
漏极的平均电压(“DRAIN”标记)等于输入电压。同理L2的平均电压(“ANODE”标记)也等于0V。如此C5两端的平均电压就等于输入电压VIN。
Q1导通时,DRAIN节点产生一个下降沿,为了保持C5两端电压不变,ANODE节点会产生一个等大小的下降沿。当Q1关断,DRAIN的电压会持续上升,直到有什么东西导通(因为L1维持了电流,L1右端的电压高于输入)。如果C5两端电压恒定,ANODE的电压会上升,直到D1导通,因此DRAIN的电压会上升到(Vin+Vout)
DRAIN节点的电压呈方波状,在0V到(Vin+Vout)间波动,ANODE的电压也是同样幅度的方波,但是因为C5产生了一个确定的电压偏移量,波动范围是-Vin到Vout。(译注:似乎有些抽象,可以下载上方提供的模拟文件,观察V(anode),V(drain)和(V(drain)-V(anode))的关系)
根据方程:

\(\frac{V}{L}=\frac{di}{dt}\)

当Q1导通,L1的电流随时间线性上升(因为此时它两端的电压等于Vin),用以下方程表示:

\(\frac{V_{in}}{L}=\frac{di}{dt}\)

当Q1导通,ANODE的电压等于-Vin,因此L2的电流是向上流的且不断增大的。
D1上有反向偏压,输出端没有电流,因此L2的电流(穿过C5)进入了Q1,这个过程对Q1和R7的选型有比较大的影响,后文会提到。
Q1关断后,DRAIN电压上升到(Vin-Vout),意味着L1两端有Vout大小的电压,L1的电流上升过程符合以下方程:

\(\frac{V_{out}}{L}=\frac{di}{dt}\)

我们可以看出L1的电流上升过程仅受Vin影响,下降过程仅受Vout影响。

现在考虑L2的电流,当Q1导通,ANODE的电压跳变为-Vin,L2的电流流向ANODE,随时间线性上升,符合关系:

\(\frac{V_{in}}{L}=\frac{di}{dt}\)

Q1关断后,ANODE的电压变化为Vout,L2的电流随时间线性下降:

\(\frac{V_{out}}{L}=\frac{di}{dt}\)

可以看出,与L1类似,L2电流上升过程仅受Vin影响,下降过程仅受Vout影响。

如图2所示,我们可以看出L1和L2的充放电曲线几乎完全一致。这里我们是哦那个的输入电压是10V,输出电压是5V@1A。充电过程的斜率(绝对值)大于放电的。(LTspice的对L2的电流探针方向默认向下,为了得到直观的图像,我们可以在绘图界面右击I[L2],然后在前面打一个负号)

fig2

图 2

我们可以看到,DRAIN的电压在15V(也就是Vin+Vout)到0V间来回摆动,ANODE则为-Vin到Vout。
SEPIC的占空比是个比较有用的数据,接下来我们来计算。假设流过两个电感的电流都是连续的,如此我们才可以说充放电的电流变化量是相等的,可以使用方程:(对L1)

\(\frac{V_{in}}{L_1}dt_1=\frac{V_{out}}{L_1}dt_2\)

其中dt1是充电所用时间,dt2是放电所用时间。

\(V_{in}dt_1=V_{out}dt_2\)

我们将占空比(DC)设为:

\(DC=\frac{dt_1}{dt_1+dt_2}\)

\(1-DC=\frac{dt_1}{dt_1+dt_2}\)

\(V_{in}dt_1=V_{out}(1-DC)(dt_1+dt_2)\)

\(V_{in}DC=V_{out}-V_{out}DC\)

\(DC=\frac{V_{out}}{V_{in}+V_{out}}\)

该结果只是一个近似值(对于大多数应用而言完全足够),我们忽略了二极管产生的压降。输出电压设定值越高,忽略该压降产生的误差越小。注意上述讨论都是适用于电感中始终有电流的情况,也就是所谓的连续导通模式(CCM,Continuous Conduction Mode)。
我们可以对L2做完全一样的计算,因为L1和L2的充放电趋势是一样的。

我们之前认为在很长一段时间内电感两侧的平均电压可以视为0,如果实际情况不是这样的话,电感中的平均电流会随时间缓慢上升。电容的行为类似,我们假设电容在很长一段时间内的平均电流是0,如果不是的话该电容的平均电压会随时间上升。
我们可以用这个特点来确定输入和输出电感中的电流,如果C5的平均电流是0,我们可以假设C5为开路(对于一个周期的平均状态),平均输出电流就等于L2中流过的电流,与之类似的平均输入电流就等于L1中流过的电流。否则C5的电压就不再为0,而是会上升。(译注:因此我们可以探测这个电压,来确定是否达到稳定状态,并进行实时调节)

SEPIC变换器的设计流程

接下来我们会着手使用LT3757设计一个输入4.5-8V,输出5V1A的SEPIC变换器,开关频率为500kHz.LT1357的datasheet可以从这里下载:

LT3757 Datasheet

电路如图3所示


fig3
图 3

我们需要考虑最小输入电压时的输入电流,因为在这个时候输入电流是最大的。
假设我们工作在连续导通模式下,此时占空比DC等于:

\(DC=\frac{5}{4.5+5}=53\%\)

我们使用一个24.3k的电阻将该控制芯片设置为500kHz,当开关频率为500kHz时,等效的MOSFET导通时间为

\(T_{on}=0.53\times\frac{1}{500kHz}=1.06\mu s\)

现在我们有必要确认一下这个控制芯片能提供这么短的控制信号(该芯片最短为220ns)

电感的选型

我们的输出电流会达到1A,流过L2的平均电流大小是1A。假设在5W的输出功率下我们的效率达到85%,我们的输入功率是5.88W。如果说输入电压是4.5V的话,我们的平均输入电流就是1.31A。
当MOSFET处于导通状态,通过上面的讨论我们知道,L1和L2上的电流都会上升,两个电流都要流经Q1,因此Q1的平均电流大小达到了2.31A。一般来说在设计中将纹波电流大小设为总输出电流的40%是比较合理的。我们假设纹波电流的大小是924mA。
我们需要让L1和L2的电流相等,每个上面分配的纹波电流的大小位462mA,通过方程:

\(\frac{V_{in}}{L}=\frac{di}{dt}\)

\(\frac{4.5V}{L}=\frac{462mA}{1.06\mu s}\)

我们可以求出,电感的大小为10μH
462mA的纹波电流会叠加在平均电流之上。以L2为例,平均电流大小是1A,所以L2电流的变化范围是769mA到1.231A。L1的平均电流是1.31A,L1电流的变化范围是1.08A到1.54A。注意,L1的电流大小取决于转换器的工作效率。
在相同的功率下如果输入电压更高,输入电流就更小。
经过上述讨论,对于L1而言,我们需要选择一个饱和电流大于1.54A的电感,对于L2则是1.231A。如果流过电感的电流太大,铁氧体会发生饱和,电感值会急剧下降。根据上面的方程,电感下降会导致电流的变化率上升,加速电感值下降。因此必须保证电感的饱和电流大于峰值电流。
如果我们选用Wurth牌的电感,访问他们的网站,或者使用他们提供的选型工具:

Wurth Electronics Component Simulation Software

型号为744778610的10μH电感的饱和电流值为1.8A,可以满足我们的需要。

744778610 Datasheet

使用变压器

两个电感中电流的相位相同,我们完全可以使用耦合电感来替换分立的两个电感。所谓耦合电感其实就是缠绕在同一块铁氧体上的两个电感线圈。两个线圈缠绕在同一个铁氧体上,它们之间的互感现象使得对于每一个线圈而言的等效电感值都翻倍了。Wurth写过一篇应用指南(Transformer windings in series and parallel),详细解释了这种现象(图4)。如果每个电感是10μH,缠绕在一块铁氧体上就变成了两个20μH的电感。

fig4
图 4

经过上述计算,我们需要两个10μH的电感,如果使用耦合电感的话每个线圈只需要5μH的电感值就可以了。而耦合电感的体积和饱和电流往往优于分立电感。
我们需要注意该耦合电感的绕线方向(如图7所示)。有一个辅助记忆的方法,如果将中间的耦合电容移除,SEPIC就变成了Flyback式变换器,并且实际上使用了耦合电感的SEPIC变换器的工作原理确实和Flyback非常相似,这一点我们之后再讨论。
wurth的74489430056是个合适的选择,这是一个5.5μH,2.2A的耦合电感。

74489430056 Datasheet

另外如果需要模拟耦合电感的话,LTspice要求用户设置一个小于1的耦合系数。对于理想变压器而言(耦合系数为1),我们需要插入一个LTspice表达式:

K1 L1 L2 1

如果是耦合电感的话,我们需要把耦合系数设为小于1的数

K1 L1 L2 0.9

完整的模拟模型请参考图7
作为练习,我们可以多改变改变图7中耦合系数的值。图7中我们把耦合系数设为0.9,并不是全部的能量都能从一个线圈转移到另一个。这意味着主线圈中的电流有部分在放电过程中进入了耦合电容。主线圈中的电流下降是比较平缓的,因此并不是那么完美的变压器反而可以减少对上游电路的干扰。如果耦合系数达到了1,主线圈的电流会突变,造成很大的干扰。同时因为没有电流进入耦合电容,这个电容就完全没用了,此时电路的工作方式和Flyback式变换器一致。
如果该系数不是1,在充电周期里两个线圈的电流都流向MOSFET。先考虑放电周期可能可以更好地描述这个过程:当MOSFET处于关断状态,部分主线圈中的电流流过耦合电容。我们之前说过这个电容的平均电流为0,也就是说如果MOSFET导通,会存在一个大小相等方向相反的电流。因为输出二极管上有反向偏压,这个电流只能来自次级线圈端。这就是为什么我们说不完美的变压器的干扰更小,当然,因为主线圈端和次级线圈端都有电流流经MOSFET,MOSFET损耗增加,这个电源的效率降低了。除此之外次级端的电流还会流向耦合电容,因为电容存在ESR(等效串联电阻),还会产生更多损耗。

电流检测电阻的计算

以LT3757为例,这个芯片的电流检测阈值为100mV,L1和L2里的电流流经MOSFET和电流检测电阻,其峰值电流可达1.231A + 1.54A = 2.78A,我们两个电感的饱和电流值达1.8A,所以在伤害到电感前峰值电流可达3.6A。因此检测电阻的大小至少为27mΩ,我们把它设置为30mΩ,留一些余量。

MOSFET的选型

MOSFET需要承担峰值电流,本次设计我们使用一个漏-源最大电流(Id)为10A的管子,远远足够了。漏-源耐压(Vds)需要大于Vin+Vout+Vdiode(二级管压降),我们的设计里输入电压可达8V,漏极电压不会大于13V,使用Vds为20V的管子是足够的。
栅-源导通电压(Vgs)需要小于输入电压,这是为了保证由控制芯片的Gate脚发送出来的信号可以使MOSFET导通。逻辑MOSFET一般具有很低的Vgs,非常容易购买,对于功率不是很大的dc/dc是很好的选择。

上述选型规则是最低要求,为了将电路设计的更好,我们需要尽可能降低在MOSFET上的损耗。MOSFET上存在两种损耗:开关损耗和传导损耗:
开关损耗的成因是,MOSFET在进行开、关切换时,有电流流经MOSFET,同时MOSFET两端存在一个电压差。控制器给出控制信号后,MOSFET内的栅极-源极电容越小,MOSFET切换为导通状态的速度就越快。以电荷量描述这一电容值的重要参数Qg越小越好,同时Qg的大小对该MOSFET的发热也有影响,在输入电压比较高的时候这种影响尤为明显。
关于电荷有以下公式:

\(Charge(Q)=Current(I)\times Time(s)\)

频率是时间的倒数,因此:

\(Q\times f=I\)

我们可以计算为了给该栅极电容充电所需要的电流。热量可以通过电流和电压相乘计算,如果栅极积累的电荷量很高或者切换频率很高,在电压比较高的时候产热量也会很高。
当MOSFET稳定在导通状态,MOSFET就像一个接在源极和漏极的小电阻。这是MOSFET的“漏-源导通电阻”,写作RdsON。这个值也是越小越好。
现在很多MOSFET生产商通过并联多组漏极-源极通路的方式提供更小的导通电阻,就像是我们并联普通电阻那样,然而栅极-源极电容也会像并联电容那样增大。有时候一个导通电阻很低的MOSFET,想必会有比较高的Qg,因此开关损耗又会增大,这是一个权衡的过程。高电流MOSFET同时也意味着体积更大的封装,又无法满足体积的设计需求,有时候为了做出这种权衡,可能会从头重新进行选型。
在阅览厂商提供的选型表时,最好是先选择导通电阻小的那一组(小于10mΩ),然后过滤掉Qg大于10uC的,在剩下的MOSFET中选择,只要栅极导通电压,Vds,Id都满足要求即可。如果一开始就过滤掉Vds在20V到30V之外的那些MOSFET,很可能会漏掉一些优秀的高电压MOSFET。建议直接将所有的数据导入电子表格然后进行排序筛选,我从来没有在MOSFET厂的官网上找到过什么满意的结果。
另外,你可以在把数据导入电子表后,增加一个新的列,命名为“FOM”(Figure of Merit),对这一列添加公式 RdsON× Qg,选择最小的一个,这样就能选择出在RdsON和Qg间达到最好权衡的MOSFET。

在LTspice中LT3757参考电路里,使用的是Fairchild FDS6680A (QG = 27nC,RDSON = 15mΩ)。把它替换成Infineon BSC018NE12LS (QG = 19nC,RDSON = 1.8mΩ)能提升5%的效率。(通过模拟)

BSC018NE12LS Datasheet

FDS6680A Datasheet

整流二极管的选型

当MOSFET关断后,电感的电压瞬间升高以维持原有的电流,普通的二极管无法在这么短时间内做出响应,使得MOSFET的漏极产生一个尖峰电压,有可能(实际上确实会)摧毁这个MOSFET。
因此在所有的DC/DC电源中,需要对电感电压进行调整的场合都会采用肖恩基二极管,这种二极管的响应时间只有10几ns,作为对比,普通的整流二极管的响应时间高达数ms。除此之外肖恩基二极管的正向压降也非常低(仅0.3V),与普通整流二极管的压降(0.6V)相比减少了一半的热耗散。
当选择肖恩基二极管时,有几个参数需要特别注意:正向压降(越低越好),最大正向电流(应当大于峰值电流),反向耐压。当MOSFET对电感充能时,该二极管的阳极是0V,阴极是Vout,因此反向耐压应当大于Vout。
在本设计中,我们选用了正向压降0.53V,最大正向电流3A,反向耐压40V的MBRS340

MBRS340 Datasheet

输出电容的选型

与Buck变换器有所不同,在Buck-Boost变换器中电流不是持续从电感流入输出电容,而是在一个时间段里,电感会进入充能状态,与输出端断开连接,此时电容要担任维持输出电压的任务。因为有这样的过程,输出电容放电的过程产生的电压波动成为了输出电压纹波的一部分。另外,当电感释放能量时,输出电容会接受一个涌浪电流,电容所具有的任何有效串联电阻(Effective Series Resistance,ESR)都会产生纹波。
因此输出纹波由两个成分组成:电容放电过程产生的波动,以及涌浪电流使ESR产生的电压波动。
由充放电过程产生的纹波可以用以下方程进行描述

\(i=C\frac{dv}{dt}\)

i是流经负载的电流,C是输出电容值,dv/dt是MOSFET处于导通时段内输出电压随时间的变化率。
之前我们计算过MOSFET在每个周期处于导通状态的时长为1.06μs。为了让放电时电压纹波在负载为1A时保持在0.5%(25mV),我们需要的电容大小为:

\(C=\frac{1.06\mu s}{25mV}\times 1A\)

\(C=42\mu F\)

注意到当电感处于充能状态时,理想状况下没有电流流过整流二极管。当MOSFET关断时,该二极管的电流从0A跳变到电感电流峰值大小之和,因此该输出纹波不是由纹波电流幅度决定,而是由电感峰值电流决定(与buck变换器相反)
由ESR产生的纹波大小等于电感电流峰值乘以ESR大小。在我们的例子中峰值电流是2.87A,一个普通陶瓷电容的ESR大约是10mΩ,计算出纹波大小为28mΩ。如果我们使用两个电容并联,ESR纹波的大小可以减半到14mV。
我们使用两个47μF的陶瓷电容,可以满足规格要求
图5中描绘的是输出电压纹波和整流二极管电流的关系

fig5

图 5

整流二极管电流峰值是2.8A,这个峰值电流在Vout产生了一个陡峭的14mV上升沿。随着电流流过5mΩ的ESR,输出电容的电压持续上升,随着整流二极管电流的下降该电压上升速度逐渐减小。

其他

反馈电阻值可以使用这张电子表格进行计算:

Feedback Resistor Calculator

对于12V的输出我们选择了20K和42.2K的反馈电阻,在FBX脚分到的反馈电压是1.6V,为该芯片要求的反馈电压值。有些工程师把这两个电阻的值选的非常大,想要以此来尽量减少这条路径的电流。但是太大的反馈电阻值(比如500K)会带来一些负面作用,比如结合FBX内部寄生电容造成的移相问题,导致稳定性下降。如果对减少功耗确实有要求,可以在上方的反馈电阻上并联一个100pF的电容,产生一个相位超前而抵消掉FBX内部电容产生的移相。

使用了分立电感的电路图如图6所示,模拟文件可以在这里下载:

SEPIC Converter using Single Inductors

fig6

图 6

使用了耦合电感的电路图如图7所示,模拟文件可以在这里下载:

SEPIC Converter using Coupled Inductors

fig7

图 7

LTspice 是 Linear Technology Corporation 的注册商标